ВЫСШАЯ ШКОЛА ЭКОНОМИКИ | МИЭМ | Проектный офис · 2026

Проект №2275 ИСП РАН
Сравнительный анализ тестовых наборов для микропроцессоров с архитектурой RISC-V

Руководитель: **Александр Сергеевич Камкин**

Разработчик: **Бай Сяоюй группы МКС251**

Консультант: **Эксперт ИСП РАН**

Цель и задачи проекта

ПРОБЛЕМАТИКА

1. **Отсутствие единого инструмента** для объективного сравнения эффективности тестовых наборов RISC-V (MicroTESK, RISCOF, Imperas).
2. **Разные методологии покрытия:** строчное покрытие (gcov), точки покрытия ISA (coverpoints), сравнение сигнатур — требуется унификация метрик.
3. **Гетерогенность окружения:** каждый пакет требует специфических версий тулчейнов и симуляторов.

ЦЕЛЬ

Создание **автоматизированного тестового стенда** на базе Docker для сравнительного анализа трёх эталонных наборов тестов RISC-V по метрикам покрытия ISA, строчного покрытия кода и соответствия эталонным сигнатурам.

Архитектура тестового стенда

ДВА DOCKER-КОНТЕЙНЕРА

riscv-env (ARM64)
Spike (с gcov) · **Sail** C simulator · **RISCOF** v1.25.3
riscv-isac · GCC · LCOV · **MicroTESK** (30 ELF, RV64I)

compiler-lab (x86-64)
Sail C v0.20.1 · **Imperas** Test Suite (48 .S, RV32I)
GCC · Z3 SMT Solver

КЛЮЧЕВЫЕ ТЕХНОЛОГИИ

Spike · Sail · RISCOF · MicroTESK · Imperas · gcov/LCOV · Docker · riscv-isac

Циклы реализации проекта

1–3 ПРОТОТИП И ЗАПУСК (Октябрь 2025 — Январь 2026)
MicroTESK → Spike → gcov. Настройка RISCOF + Sail. Первый прогон RV64I/IM.

4–5 IMPERAS И ТЗ (Январь — Март 2026)
Развёртывание Imperas, ТЗ, презентация. Массовый прогон тестов.

6–7 ПОДГОТОВКА ЗАЩИТЫ (Март — Май 2026)
Проморолик, обновление ТЗ и презентации. Выступление.

8 ФИНАЛИЗАЦИЯ (Май — Июнь 2026)
Сравнительный анализ, User Guide, постерная сессия.

Сравнение трёх тестовых наборов

СВОДНАЯ ТАБЛИЦА

Характеристика	MicroTESK	RISCOF	Imperas
Архитектура	RV64I	**RV64I+M, RV32I**	RV32I
Количество тестов	30 ELF	**63 .S / 32 357 ср**	48 .S
Прохождение	**96.7%**	**100%**	**97.9%**
Строчное покрытие	**16.2% (gcov)**	—	—
Покрытие ISA	—	**CGF coverpoints**	Сигнатуры
Эталон	—	**Sail C (откр.)**	riscvOVPsim (комм.)
Открытость	**Полная**	**Полная**	**Частичная**
Расширения	I	**28+**	I (откр.)
Сложность запуска	Высокая	**Средняя**	**Низкая**

Методология и анализ расхождений

ТРИ ПОДХОДА К ТЕСТИРОВАНИЮ

A RISCOF: покадровый перебор ISA
Инструмент riscv-isac сопоставляет трассу с CGF-файлами. **11 305** точек покрытия для RV32I, **21 052** для RV64I+M. Покрытие: **100%**.

B Imperas: сравнение сигнатур
Контрольные суммы результатов сравниваются с эталоном **riscvOVPsim**. 48 тестов RV32I, прохождение: **97.9%** (47/48).

C MicroTESK: строчное покрытие
Алгоритмические тесты + gcov/LCOV. Уникальная метрика: **16.2%** строк кода Spike.

ЕДИНСТВЕННОЕ РАСХОЖДЕНИЕ

I-MISALIGN_LDST-01 — Sail обрабатывает невыровненные доступы атомарно, riscvOVPsim — побайтово. **Оба поведения допустимы спецификацией RISC-V.** Расхождение устраняется настройкой Sail (`memory.misaligned.byte_by_byte`).

Покрытие RISCOF RV32I по группам инструкций

Группа инструкций	Точек покрытия	Покрытие
add / sub	519 / 519	100%
addi / andi / ori / xori	484–519	100%
sll / srl / sra	по 111	100%
slli / srli / srai	по 78	100%
beq / bne / blt / bge / bltu / bgeu	480–607	100%
lb / lh / lw / lbu / lhu	73–88	100%
sb / sh / sw	80–88	100%
jal / jalr	37 / 68	100%
lui / auipc / fence	36 / 36 / 1	100%
ВСЕГО	**11 305**	100%

Ключевые метрики и выводы

32 357 точек покрытия RISCOF RV64I+M

100% прохождение RISCOF RV32I/64I

16.2% строк кода Spike покрыто (MicroTESK)

РЕКОМЕНДУЕМАЯ СТРАТЕГИЯ

- **RISCOF — основной инструмент.** Наиболее полный набор: 100% покрытие ISA, 28+ расширений, полностью открыт.
- **Imperas — кросс-валидация.** Сравнение с коммерческим эталоном riscvOVPsim выявляет краевые случаи (misaligned доступы).
- **MicroTESK — code coverage.** Единственный источник строчного покрытия кода симулятора (gcov/LCOV).

github.com — репозиторий проекта 2275

Сканируйте для доступа к коду, документации, отчётам и User Guide